Tags: FPGA, VHDL, SPARTAN 3e, NEXYS 2, MULTIPLEXADO, DISPLAY 7 SEGMENTOS, CRONÓMETRO CENTÉSIMAS
VIDEOS DEL PROYECTO EN FUNCIONAMIENTO Y EXPLICACIÓN
DEMOSTRACIÓN CONTEO REAL (centésimas)
DEMOSTRACIÓN CONTEO LENTO
EXPLICACIÓN SOBRE LOS PINES DE LA TARJETA NEXYS 2 Y EL UCF
ESTRUCTURA DE CARPETAS DE TRABAJO
Contiene cada uno de los proyectos de los módulos requeridos para instanciarlos/cloanarlos (Instantiate: to create clones), en el proyecto principal
DIAGRAMA DEL DISEÑO
DIAGRAMA DEL MODULO PRINCIPAL
USER CONSTRAINTS FILE (ucf) de acuerdo a una tarjeta de desarrollo Nexys 2
(Tr. (el autor) Archivo de restricciones impuestas por el usuario para el diseño)
Nota: En este archivo los comentarios se realizan con ##
Descripción de hardware mediante VHDL, del módulo principal, diseñado para una tarjeta de desarrollo basada en FPGA Spartan 3e, cuyo reloj oscila a 50 Megahertz, como la Nexys 2 comercializada por Digilent Inc.
No hay comentarios.:
Publicar un comentario